



COPY OF PAPERS
ORIGINALLY FILED

PATENT 2827
Docket No. JCLA8676
page 1

IN THE UNITED STATE PATENT AND TRADEMARK OFFICE

In re application of : JIN-YUAN LEE et al.

Application No. : 10/055,580

Filed : January 22, 2002


CYLINDRICAL BONDING STRUCTURE
For : AND METHOD OF MANUFACTURE

Certificate of Mailing

I hereby certify that this correspondence and all marked attachments are being deposited with the United States Postal Service as first class mail in an envelope addressed to: Assistant Commissioner for Patents, Washington, D.C. 20231, on

May 15, 2002

(Date)


Jiawei Huang, Reg. No. 43,330

Examiner :

ASSISTANT COMMISSIONER FOR PATENTS
WASHINGTON, D.C. 20231

Sir:

Transmitted herewith is a certified copy of Taiwan Application No. 91100092 filed on January 07, 2002.


A return prepaid postcard is also included herewith.

It is believed no fee is due. However, the Commissioner is authorized to charge any fees required, including any fees for additional extension of time, or credit overpayment to Deposit Account No. 50-0710 (Order No. JCLA8676).

Date:

5/15/2002

By:


Jiawei Huang
Registration No. 43,330


Please send future correspondence to:

J. C. Patents
4 Venture, Suite 250
Irvine, California 92618
(949) 660-0761

RECEIVED
JUN - 7 2002
TECHNOLOGY CENTER 2800

3048676

10/055,580



中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE
MINISTRY OF ECONOMIC AFFAIRS
REPUBLIC OF CHINA


茲證明所附文件，係本局存檔中原申請案的副本，正確無訛，
其申請資料如下：

This is to certify that annexed is a true copy from the records of this
office of the application as originally filed which is identified hereunder:

申請日：西元 2002 年 01 月 07 日
Application Date

申請案號：091100092
Application No.

申請人：米輯科技股份有限公司
Applicant(s)



局長
Director General

陳明邦

發文日期：西元 2002 年 4 月 24 日
Issue Date

發文字號：
Serial No.

09111007059

RECEIVED
JUN-7 2002
TECHNOLOGY CENTER 2800

申請日期	
案 號	91100092
類 別	

A4
C4

(以上各欄由本局填註)

發明專利說明書

一、發明 名稱	中 文	柱狀銲接結構及其製程
	英 文	
二、發明 人	姓 名	1 李進源 2 周健康 3 林世雄 4 郭錫山
	國 籍	中華民國
三、申請人	住、居所	1 新竹市仙水里安和街 4 巷 11 號 2 台南縣新化鎮全興里竹子腳 247 之 72 號 3 新竹市武陵路 175 巷 2 號 10 樓-5 4 台北市內湖區成功路 4 段 182 巷 6 弄 45 號 3 樓-2
	姓 名 (名稱)	米輯科技股份有限公司
三、申請人	國 籍	中華民國
	住、居所 (事務所)	新竹科學園區研發一路 21 號
三、申請人	代 表 人 姓 名	林茂雄

裝

訂

線

四、中文發明摘要(發明之名稱：柱狀銲接結構及其製程)

一種柱狀銲接結構及其製程，柱狀銲接結構係配置於晶片之銲墊上，在覆晶封裝製程中，晶片可經由柱狀銲接結構與基板相連接。此外，柱狀銲接結構主要包括一導電柱及一銲料塊，其中導電柱係配置於晶片之銲墊上，而銲料塊則配置於導電柱之上，且銲料塊之熔點係低於導電柱之熔點，並且銲料塊之外形可為柱狀、球狀或半球狀等等。另外，柱狀銲接結構之製程係製作一層圖案化之罩幕層於晶圓上，且使罩幕層之開口對應位於晶圓之銲墊上，並以電鍍方式填入導電材料於開口內形成導電柱，再後續之製程中形成上述之銲料塊，而完成此柱狀銲接結構之製作。

英文發明摘要(發明之名稱：)

(請先閱讀背面之注意事項再填寫本頁各欄)

裝

訂

線

五、發明說明(/)

本發明是有關於一種柱狀銲接結構及其製程，且特別是有關於一種可應用於覆晶封裝技術的柱狀銲接結構及其製程。

在現今資訊爆炸的社會，電子產品遍佈於日常生活中，無論在食衣住行育樂各方面，均會應用到積體電路元件所組成的產品，且伴隨著電子科技不斷地演進，功能性更複雜、更人性化的產品不斷推陳出新，就電子產品外觀而言，也朝向輕、薄、短、小的趨勢設計，因此，在半導體封裝(Package)的領域亦對應開發出許多高密度半導體封裝的技術，例如常見的覆晶封裝(Flip Chip, F/C)及球格陣列封裝(Ball Grid Array, BGA)等封裝技術。

覆晶封裝技術係先在晶片(Chip)的銲墊(Pad)上形成凸塊(Bump)，使得翻面後之晶片可經由凸塊而直接連接至基板(Substrate)，與打線(Wire Bonding)及軟片自動貼合(Tape Automatic Bonding, TAB)的封裝技術相較之下，覆晶封裝技術將可提供較短的訊號傳導路徑，因而具有較佳的電氣特性。此外，覆晶封裝技術亦可設計將晶背裸露在外，藉以提高晶片於運作時的散熱效率。基於上述原因，覆晶封裝技術被普遍地運用在半導體封裝產業上。

請參考第 1A 圖，其為習知之具有凸塊的晶片連接至一基板的剖面放大示意圖。晶片 110 之多個銲墊 112 (僅繪示其中之一)上分別具有凸塊 114，通常為銲料凸塊(Solder Bump)，使得翻面後之晶片 110 可經由凸塊 114

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(2)

而直接連接至基板 120 上之接合墊 122 (Bonding Pad)。值得注意的是，由於晶片 110 與基板 120 的熱膨脹係數 (Coefficient of Thermal Expansion, CTE) 並不相同，所以晶片 110 與基板 120 之間必須至少保持一特定的距離 (Stand-Off)，藉以避免熱應力 (Thermal Stress) 對凸塊 114 產生過大的剪應力 (Shear Stress)，因而導致凸塊 114 發生破裂的現象。

承上所述，爲了避免凸塊 114 遭受到不當的剪應力而發生破裂的現象，故須在晶片 110 之鐳墊 112 上，製作出具有較大高度的凸塊 114，藉以墊高晶片 110 與基板 120 之間的距離。然而，爲了增加凸塊 114 之高度，必須相對增加凸塊 114 之外徑及體積，並且爲了避免相鄰凸塊 114 之間發生短路的現象，更須相對增加相鄰凸塊 114 之間距 (Pitch)，導致晶片 110 上相鄰鐳墊 112 之間距無法被有效地縮短。

請同樣參考第 1A 圖，習知通常預先在基板 120 之接合墊 122 上形成一低熔點鐳料 (Pre-Solder)，接著將凸塊 114 之下緣接觸接合墊 122，並經迴鐳 (Reflow) 之後，使得低熔點鐳料於熔融後接合凸塊 114 與接合墊 122，也因此多出一道在基板 120 之接合墊 122 上形成低熔點鐳料的步驟，使得基板 120 之製作成本相對增加。此外，爲了增加晶片 110 與基板 120 之間的距離，習知通常是利用高鉛鐳料 (High Lead Solder) 作爲凸塊 114 之主要組成成分，因此凸塊 114 在較高溫迴鐳形成球狀的過程中，凸塊 114

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(3)

之表面所形成過多的氧化物，將使得在後續製程中，晶片 110 經由凸塊 114 與基板 120 之接合墊 122 上的低熔點銲料相接合時，將導致凸塊 114 與接合墊 122 之間的接合結構不佳，因而導致晶片 110 與基板 120 之間的電性連接不良，進而降低覆晶封裝製程之良率。

請參考第 1A、1B 圖，其中第 1B 圖為習知之具有凸塊的晶片連接至另一基板的剖面放大示意圖。基板 120 上之銲罩層 124 (Solder Mask) 定義出接合墊 122 之接合面積有兩種習知的方法，包括有銲罩定義 (Solder Mask Define, SMD) 及非銲罩定義 (No Solder Mask Define, NSMD)。如第 1A 圖所示，銲罩定義 (SMD) 係利用銲罩層 124 的開口 126 暴露出部分接合墊 122，使得凸塊 114 可對應接合於部分接合墊 114 之暴露出的表面。如第 1B 圖所示，非銲罩定義 (NSMD) 係利用銲罩層 124 的開口 126 完全暴露出接合墊 122，使得凸塊 114 接合至完整的接合墊 122。其中常見之銲罩層 124 的材質例如為綠漆。

為了縮短接合墊 122 之間距，習知通常採用第 1A 圖所示之銲罩定義 (SMD) 的方法，讓圖案化之銲罩層 124 僅暴露出部分接合墊 122，並使凸塊 114 之下緣能接觸接合墊 122 之表面，如虛線 114a 所示。然由於凸塊 114 之尺寸大小約有 $\pm 10\%$ 的誤差，而凸塊 114 與接合墊 122 之間的定位精確度亦有 10 微米的誤差，且銲罩層 124 之開口 126 的孔徑大小更有 15 微米的誤差。因此，當凸塊 114 對位於接合墊 122 之上時，凸塊 114 之下緣將不一定接觸到接

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(4)

合墊 122 之表面，而很可能是凸塊 114 之外緣抵靠於鐳罩層 124 之開口 126 的頂端，如虛線 114b 所示，在迴鐳製程之後，如此將導致凸塊 114 將無法接合接合墊 122，而達到電性連接的目的。因此，爲了確保凸塊 114 之下緣均能接觸至接合墊 122，習知鐳罩層 124 之開口 126 的孔徑通常大於凸塊 114 的外徑，因而增加二相鄰接合墊 122 之間距，進而增加相鄰鐳墊 112 之間距，而無法達到縮短相鄰鐳墊 112 之間距的目的。

本發明的目的之一在於提供一種柱狀鐳接結構及其製程，可有效地縮短晶片之相鄰鐳墊間の間距，並增加晶片與基板之間的距離，進而提高晶片與基板之間接合的可靠度，故可延長晶片於封裝後之使用壽命。

本發明的目的之一在於提供一種柱狀鐳接結構及其製程，使得基板之鐳罩層上所形成用以暴露出接合墊的開口之孔徑能縮小，因而縮短基板上相鄰接合墊之間距，進而縮短晶片上相鄰鐳墊（凸塊）之間距。

本發明的目的之一在於提供一種柱狀鐳接結構及其製程，可不須預先形成低熔點鐳料於基板之接合墊上或凸塊之表面上，故可降低覆晶封裝製程的成本。

基於本發明之上述目的，本發明提出一種柱狀鐳接結構及其製程，係在晶圓上全面性形成一球底金屬層，接著在球底金屬層上形成一圖案化之罩幕層，其中罩幕層具有一開口，其對應晶圓之鐳墊的位置，而暴露出部分球底金屬層，並例如以電鍍的方式，填入一導電材料於罩幕層之

（請先閱讀背面之注意事項再填寫本頁）

裝

訂

線

五、發明說明(5)

開口內，而形成一導電柱，接著可以電鍍或印刷等方式，填入一銲接材料於罩幕層之開口內，而形成一銲料柱於導電柱之頂面上，並移除罩幕層及位於導電柱下方以外的部分球底金屬層，使得保留之部分球底金屬層、導電柱及銲料柱構成柱狀銲接結構。此外，銲料柱亦可經過迴銲處理之後，而形成一銲料塊於導電柱之頂面上。另外，亦可不填入銲接材料，而移除罩幕層及位於導電柱下方以外的部分球底金屬層，並利用一植球製程，將銲料球植接於導電柱之頂面，使得保留之部分球底金屬層、導電柱及銲料球構成柱狀銲接結構。

同樣基於本發明之上述目的，本發明又提出一種柱狀銲接結構及其製程，係在晶圓上全面性形成一球底金屬層，接著在球底金屬層上形成圖案化之第一罩幕層，其第一開口係對應晶圓之銲墊的位置，而暴露出部分球底金屬層，並例如以電鍍的方式，填入一導電材料於第一罩幕層之第一開口內，而形成一導電柱，接著在第一罩幕層上形成圖案化之第二罩幕層，其第二開口係暴露出導電柱之頂面，之後可同樣以電鍍的方式，填入一銲接材料於第二罩幕層之第二開口內，而形成一銲料柱於導電柱之頂面上，最後移除第一罩幕層、第二罩幕層及位於導電柱下方以外的部分球底金屬層，使得保留於導電柱下方的部分球底金屬層、導電柱及銲料柱構成柱狀銲接結構。因此，當晶片翻面接合至基板上時，銲料柱之外徑係可設計小於銲罩層之開口的孔徑，使得銲料柱將易於伸入開口之內，並讓銲

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(し)

料柱之頂面接觸到基板之開口內的接合墊。

爲讓本發明之上述目的、特徵和優點能明顯易懂，下文特舉第一實施例、第二實施例及第三實施例，並配合所附圖示，作詳細說明如下：

圖式之簡單說明

第 1A 圖爲習知之具有凸塊的晶片連接至一基板的剖面放大示意圖；

第 1B 圖爲習知之具有凸塊的晶片連接至另一基板的剖面放大示意圖；

第 2A~2F 圖爲本發明之第一實施例之柱狀鐸接結構製程的剖面流程圖；

第 3A~3E 圖爲本發明之第二實施例之柱狀鐸接結構製程的剖面流程圖；

第 4A~4F 圖爲本發明之第三實施例之柱狀鐸接結構製程的剖面流程圖；

第 5A~5C 圖爲本發明之第三實施例之柱狀鐸接結構，其應用於覆晶封裝製程的剖面流程圖；以及

第 6A~6E 圖分別爲上述三實施例之柱狀鐸接結構，其更包括一過渡層的剖面示意圖。

圖式之標示說明

110：晶片

112：鐸墊

114：凸塊

120：基板

122：接合墊

124：鐸罩層

126：開口

210：晶圓

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(9)

- | | |
|------------|------------|
| 212：主動表面 | 214：保護層 |
| 216：鐳墊 | 220：球底金屬層 |
| 230：罩幕層 | 232：開口 |
| 240：導電柱 | 250：鐳料柱 |
| 250a：鐳料塊 | 260：柱狀鐳接結構 |
| 310：晶圓 | 312：主動表面 |
| 314：保護層 | 316：鐳墊 |
| 320：球底金屬層 | 330：罩幕層 |
| 332：開口 | 340：導電柱 |
| 350：鐳料球 | 360：柱狀鐳接結構 |
| 410：晶圓 | 412：主動表面 |
| 414：保護層 | 416：鐳墊 |
| 420：球底金屬層 | 430：第一罩幕層 |
| 432：第一開口 | 434：第二罩幕層 |
| 436：第二開口 | 440：導電柱 |
| 450：鐳料柱 | 460：柱狀鐳接結構 |
| 510：晶片 | 512：鐳墊 |
| 514：柱狀鐳接結構 | 514a：球底金屬層 |
| 514b：導電柱 | 514c：鐳料柱 |
| 520：基板 | 522：接合墊 |
| 524：鐳罩層 | 526：開口 |
| 616：鐳墊 | 620：球底金屬層 |
| 640：導電柱 | 650：鐳料塊 |
| 670：過渡層 | |

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(8)

第一實施例

爲詳細說明本發明之第一實施例的柱狀銲接結構及其製程，請依序參考第 2A~2F 圖，其爲本發明之第一實施例之柱狀銲接結構製程的剖面流程圖。

如第 2A 圖所示，提供一晶圓 210 (Wafer)，由於晶片 (未繪示) 均從晶圓 210 上切割而得，而在晶片上的重配置線路層 (Redistribution Layer) 或凸塊 (Bump) 等結構，通常是在晶片還尚未從晶圓 210 切割下來之前，就已經製作完成在晶圓 210 上，故在此以晶圓 210 來代表多顆尚未分割之晶片。此外，晶圓 210 之主動表面 212 (Active Surface) 上具有一保護層 214 (Passivation) 及多個銲墊 216 (僅繪示其中之一)。其中晶圓 210 之主動表面 212 係泛指晶圓 210 上具有主動元件 (Active Device) 的一面，而圖案化之保護層 214 則暴露出銲墊 216，值得注意的是，銲墊 216 係泛指晶片之原有銲墊，或者是晶片上方之重配置線路層的銲墊，其中重配置線路層之作用在於將晶片之原有銲墊重新分佈 (Redistribute) 於晶片之上。

同樣如第 2A 圖所示，首先可以電鍍 (Electroplating)、蒸鍍 (Evaporation) 或濺鍍 (Sputtering) 等方式，全面性形成一球底金屬層 220 (Under Ball Metallurgy, UBM) 於晶圓 210 之主動表面 212 之上 (即保護層 214 上)，並覆蓋銲墊 216。其中球底金屬層 120 係作為第 3C 圖之導電柱 240 與銲墊 216 之間的介面，因此球底金屬層 220 須具備應力低、黏著性佳、抗腐蝕性強及沾附性好等特性，而球

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(9)

底金屬層 220 通常是由二層或二層以上的金屬層所組成，包括有黏著層 (Adhesive Layer) 及沾附層 (Wetting Layer) 等金屬層，而常見的球底金屬層 120 之各金屬層的材質例如為鈦 (Ti)、鎢 (W)、鉻 (Cr)、銅 (Cu)、鎳 (Ni)、鈷 (Co)、銀 (Ag)、金 (Au)、錫 (Sn)、釩 (V) 及鈀 (Pd) 等金屬及其合金。

如第 2B 圖所示，在形成球底金屬層 220 之後，接著形成圖案化之一罩幕層 230 (Mask) 於球底金屬層 220 上，其中罩幕層 230 具有多個開口 232 (僅繪示其中之一)，而開口 232 係對應鐸墊 216 的位置，而暴露出部分之球底金屬層 220。其中形成圖案化之罩幕層 230 的方法包括先利用全面性形成一光阻層 (Photo-Resin) 於球底金屬層 220 上，接著再例如以曝光 (Photography)、顯影 (Development) 的方式，圖案化上述之光阻層而形成具有開口 232 之罩幕層 230。此外，除了利用光阻材料並配合曝光顯影的方法來形成具有開口 232 之罩幕層 230 之外，亦可利用其他的材質及對應之方法來形成具有開口 232 之罩幕層 230。

如第 2C 圖所示，在形成圖案化之罩幕層 230 之後，接著可利用電鍍的方式，以球底金屬層 220 為種子層 (Seed Layer)，電鍍填入導電材料於開口 232 之內，而形成一導電柱 240 於球底金屬層 220 上，值得注意的是，電鍍填入之導電材料並未填滿開口 232，且電鍍填入開口 232 內之導電材料為高熔點之金屬或合金，例如由錫 (Sn)、鉛 (Pb)、銅 (Cu)、金 (Au)、銀 (Ag)、鋅 (Zn)、鉍 (Bi)、

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(10)

鎂(Mg)、銻(Sb)、銦(In)等金屬及其合金所組成之高熔點導電材質。

如第 2D 圖所示，在形成導電柱 240 之後，接著可同樣以電鍍的方式，利用球底金屬層 220 為種子層，以電鍍或印刷(Printing)的方式，填入一銲接材料於開口 232 之內，而形成一銲料柱 250 於導電柱 240 之頂面上。值得注意的是，填入開口 232 內之銲接材料為低熔點之金屬或合金，使得銲料柱 250 之熔點小於導電柱 240 之熔點。其中銲接材料係例如由錫、鉛、銅、金、銀、鋅、鉍、鎂、銻、銦等金屬及其合金所組成之低熔點導電材質

如第 2E 圖所示，在形成銲料柱 250 之後，接著移除罩幕層 230 及位於導電柱 240 之下方以外的部分球底金屬層 220，而保留位於導電柱 240 之下方的部分球底金屬層 220，其中保留之部分球底金屬層 220、導電柱 240 及銲料柱 250 係構成一柱狀銲接結構 260。舉例而言，導電柱 240 之材質可是組成比為 5：95 之錫鉛合金(5Sn/95Pb)，或組成比為 10：90 之錫鉛合金(10Sn/90Pb)，而銲料柱 250 之材質可是組成比為 63：37 之錫鉛合金(63Sn/37Pb)，或組成比為 60：40 之錫鉛合金(60Sn/40Pb)；或導電柱 240 之材質可為銅，而銲料柱 250 之材質可為錫；亦或導電柱 240 之材質為高熔點無鉛合金，如錫銀銅合金(Sn/Ag/Cu)，而銲料柱 250 為低熔點無鉛合金，如錫鉍合金(Sn/Bi)。

如第 2F 圖所示，在暴露出柱狀銲接結構 260 之後，亦可再進行一迴銲處理，將第 2E 圖之銲料柱 250 熔融之

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(一)

後，形成一類似球狀的鐳料塊 250a 於導電柱 240 之頂面上。

請參考第 2E、2F 圖，本發明之第一實施例的柱狀鐳接結構 260 主要由導電柱 240 及鐳料塊 250a 所構成，而鐳料塊 250a 之外形可為柱狀（如第 2E 圖之鐳料柱 250）或球狀（如 2F 圖），接著並請同時參考第 1A、1B 圖，可利用本發明之柱狀鐳接結構 260 來取代凸塊 114 的功能，其中鐳料塊 250a 係在熔融之後，可將導電柱 240 及接合墊 122 接合在一起，使得本發明之柱狀鐳接結構 260 除了可提供晶片 110 與基板 120 之間的電性連接之外，更可利用柱狀鐳接結構 260 之導電柱 240 來墊高第 1A、1B 圖之晶片 110 與基板 120 之間的距離。值得注意的是，導電柱 240 之高度增加時，卻不會連帶增加導電柱 240 之橫截面的外徑，故可有效地縮短相鄰柱狀鐳接結構 260 之間距，進而縮短相鄰鐳墊 114（鐳墊 216）之間距。

本發明之第一實施例之柱狀鐳接結構及其製程係在晶圓上全面性形成一球底金屬層，接著在球底金屬層上形成一圖案化之罩幕層，其中罩幕層具有一開口，其對應晶圓之鐳墊的位置，而暴露出部分球底金屬層，並例如以電鍍的方式，填入一導電材料於罩幕層之開口內，而形成一導電柱，接著可以電鍍或印刷等方式，填入一鐳接材料於罩幕層之開口內，而形成一鐳料柱於導電柱之頂面上，並移除罩幕層及位於導電柱下方以外的部分球底金屬層，使得保留之部分球底金屬層、導電柱及鐳料柱構成柱狀鐳接結構。此外，鐳料柱亦可經過迴鐳處理之後，而形成一鐳料

五、發明說明 (12)

塊於導電柱之頂面上。

綜上所述，本發明之第一實施例的柱狀銲接結構主要係在晶片之銲墊上製作一導電柱，用以作為訊號傳遞的媒介，同時墊高晶片與基板之間的距離，並在導電柱之頂面上形成一銲料塊，其熔融之後可將導電柱及基板之接合墊相接合。因此，在高度相同的情況下，本發明之導電柱的外徑將可設計小於習知之球狀凸塊的外徑，故可有效地縮短相鄰柱狀銲接結構之間距，進而縮短晶片上相鄰銲墊之間距。

第二實施例

第二實施例與第一實施例之不同處在於，第二實施例係形成柱狀銲接結構之導電柱後，另外植接一銲料球於導電柱之頂面，其作用如同第一實施例之銲料塊（銲料柱）。為詳細說明本發明之第二實施例的柱狀銲接結構及其製程，請依序參考第 3A~3E 圖，其為本發明之第二實施例之柱狀銲接結構製程的剖面流程圖。

如第 3A~3C 圖所示，其製程請參考第一實施例之第 2A~2C 圖及其相關說明，於此不再重複贅述。接著如第 3D 圖所示，移除罩幕層 330 及位於導電柱 340 之下方的部分球底金屬層 320，用以暴露出導電柱 340，接著如第 3E 圖所示，再利用植球（Ball Placement）製程，形成一銲料球 350 於導電柱 340 之頂面，其作用係相同於第一實施例之銲料塊 250a（銲料柱 250），最後將柱狀銲接結構 360 製作於晶片 316 之銲墊 314。

（請先閱讀背面之注意事項再填寫本頁）

裝

訂

線

五、發明說明(13)

綜合上述之第一實施例及第二實施例，兩者之共同特徵均係先形成導電柱之後，接著再形成一鐳料塊於導電柱之頂面上，用以將導電柱接合於基板之接合墊上，而鐳料塊之外觀型態可包括柱狀、球狀或半球狀等等，而形成鐳料塊之方式，如第一實施例係在形成導電柱的同時，利用電鍍或印刷等方法將鐳接材料填入開口內，而形成一鐳料柱或鐳料塊於導電柱之頂面，或如第二實施例係在形成導電柱之後，利用植球製程在導電柱之頂面形成一鐳料球，均可製作出本發明之柱狀鐳接結構。

第三實施例

第三實施例與第一實施例及第二實施例之不同處在於，第三實施例係控制鐳料塊（鐳料柱）之外徑尺寸及長度，用以縮短基板上之接合墊的間距，進而縮短晶片上之鐳墊的間距。為詳細說明本發明之第三實施例的柱狀鐳接結構及其製程，請依序參考第 4A~4F 圖，其為本發明之第三實施例之柱狀鐳接結構製程的剖面流程圖。

如第 4A 圖所示，晶圓 410 之主動表面 412 具有一保護層 414 及多個鐳墊 416，其中圖案化之保護層 414 係暴露出鐳墊 416。首先利用電鍍、蒸鍍或濺鍍等方式，全面性形成一球底金屬層 420（UBM）於晶圓 410 之主動表面 412 之上（即保護層 414 上），並覆蓋鐳墊 416。

如第 4B 圖所示，在形成球底金屬層 420 之後，接著形成圖案化之第一罩幕層 430 於球底金屬層 420 上，其中第一罩幕層 430 具有多個第一開口 432，而第一開口 432

（請先閱讀背面之注意事項再填寫本頁）

裝

訂

線

五、發明說明 (4)

係對應鐸墊 416 的位置，而暴露出部分之球底金屬層 420。其中形成圖案化之第一罩幕層 430 的方法與第一實施例中形成圖案化之罩幕層 230 的方法相同，於此不再重複贅述。

如第 4C 圖所示，在形成圖案化之第一罩幕層 430 之後，接著可利用電鍍的方式，以球底金屬層 420 為種子層，填入導電材料於第一開口 432 之內，而形成一導電柱 440 於球底金屬層 420 上。值得注意的是，電鍍填入第一開口 432 內之導電材料為高熔點之金屬或合金。

如第 4D 圖所示，在形成導電柱 440 之後，接著形成圖案化之第二罩幕層 434 於第一罩幕層 430 上，其中第二罩幕層 434 具有多個第二開口 436，而第二開口 436 係暴露出導電柱 440 之頂面的中央區域。其中形成圖案化之第二罩幕層 434 的方法同樣與第一實施例中形成圖案化之罩幕層 230 的方法相同，於此不再重複贅述。

如第 4E 圖所示，在形成圖案化之第二罩幕層 434 之後，接著同樣以電鍍的方式，利用球底金屬層 220 為種子層，電鍍填入鐸接材料於第二開口 436 之內，而形成一鐸料柱 450 於導電柱 440 之頂面上。值得注意的是，電鍍填入第二開口 436 內之鐸接材料為低熔點之金屬或合金，使得鐸料柱 450 之熔點小於導電柱 440 之熔點。

如第 4F 圖所示，在形成鐸料柱 450 之後，接著移除第一罩幕層 430、第二罩幕層 434 及位於導電柱 440 之下方以外的部分球底金屬層 420，而保留位於導電柱 440 之下方的部分球底金屬層 420，其中保留之部分球底金屬層

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (15)

420、導電柱 440 及錐料柱 450 係構成一柱狀銲接結構 460。

為說明本發明之第三實施例的柱狀銲接結構是如何應用於覆晶封裝製程中，請參考第 5A~5C 圖，其為本發明之第三實施例之柱狀銲接結構，其應用於覆晶封裝製程的剖面流程圖。

如第 5A 圖所示，晶片 510 之錐墊 512 上係形成有本發明之第二實施例的柱狀銲接結構 514，其包括球底金屬層 514a、導電柱 514b 及錐料柱 514c，其中導電柱 514b 及錐料柱 514c 為柱狀銲接結構 514 之最重要的結構。另外，基板 520 具有錐罩層 524 及接合墊 522，兩者均位於基板 520 上，且錐罩層 524 具有多個開口 526，其分別暴露出接合墊 522。

如第 5B 圖所示，由於錐料柱 514c 之外徑設計小於開口 526 之孔徑，故將翻面後之晶片 510 的柱狀銲接結構 514 與基板 520 之接合墊 522 相互對位時，將可提高錐料柱 514c 與接合墊 522 之間的對位允差 (Tolerance)。此外，當導電柱 514b 之外徑若大於開口 526 之孔徑時，則錐料柱 514c 之長度就必須設計大於等於開口 526 之深度，如此當錐料柱 514c 伸入開口 526 之內部空間時，錐料柱 514c 之頂面才能夠接觸到接合墊 522 之表面。

如第 5C 圖所示，在將錐料柱 514c 的頂面對位接觸接合墊 522 之後，接著進行一迴銲步驟，使得錐料柱 514c 熔融之後接合導電柱 514b 及接合墊 522。此外，更可將一底膠材料 (Underfill) 填入晶片 510 與基板 520 之間的間隙，

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(16)

藉以保護柱狀銲接結構 514，並且提供適當的彈性緩衝。

本發明之第三實施例之柱狀銲接結構及其製程係在晶圓上全面性形成一球底金屬層，接著在球底金屬層上形成圖案化之第一罩幕層，其第一開口係對應晶圓之銲墊的位置，而暴露出部分球底金屬層，並例如以電鍍的方式，填入一導電材料於第一罩幕層之第一開口內，而形成一導電柱，接著在第一罩幕層上形成圖案化之第二罩幕層，其第二開口係暴露出導電柱之頂面，之後可同樣以電鍍的方式，填入一銲接材料於第二罩幕層之第二開口內，而形成一銲料柱於導電柱之頂面上，最後移除第一罩幕層、第二罩幕層及位於導電柱下方以外的部分球底金屬層，使得保留於導電柱下方的部分球底金屬層、導電柱及銲料柱構成柱狀銲接結構。

承上所述，本發明之第三實施例與第一實施例及第二實施例之最大的不同處在於，當晶片翻面接合至基板上時，由於第二實施例係將銲料柱之外徑設計小於銲罩層之開口的孔徑，使得銲料柱將易於伸入開口之內，並使銲料柱之頂面接觸到基板之開口內的接合墊，如此將可有效增加覆晶封裝製程之良率，並可適當縮小開口之孔徑，因而縮短基板之相鄰接合墊的間距，並對應縮短晶片之相鄰銲墊的間距。

請同時參考第 6A~6E 圖，其分別為上述三實施例之柱狀銲接結構，其更包括一過渡層的剖面示意圖。過渡層 670 係配置介於導電柱 640 及銲料塊 650 之間，其功能可

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(17)

依照不同之組成材質來提供不同的作用，並可由一層或數層導電層所構成。僅以第 6A 圖為例，過渡層 670 可具有類似銲墊 616 與導電柱 640 之間的球底金屬層 620 的功能，而由一層或數層金屬層所構成，藉以增加導電柱 640 及銲料塊 650 之間的接合性，或者是用來避免在迴銲製程時，銲料塊 650 於熔融之後坍塌至導電柱 640 周緣，使得相鄰導電柱 640 發生短路的現象。

承上所述，同樣如 6A 圖所示，過渡層 670 之製程係在形成導電柱 640 之後，接著形成過渡層 670 於導電柱 640 之頂面，最後形成銲料塊 650 於過渡層 670 之上。如第 6C 圖所示，過渡層 670 之製程則是在形成導電柱 640 之後，接著形成過渡層 670 於導電柱 640 之頂面，最後形成銲料球 650 於過渡層 670 之上。如第 6D、6E 圖所示，過渡層 670 之製程同樣是在形成導電柱 640 之後，接著形成過渡層 670 於導電柱 640 之頂面，最後形成銲料球 650 於過渡層 670 之上，而第 6D、6E 圖之製程唯一的不同處係在於，第 6D 圖之過渡層 670 係在形成圖案化之第二罩幕層 434（如第 4D 圖）之前，就形成於導電層 640（導電層 440）之上；而第 6E 圖之過渡層 670 則是在形成圖案化之第二罩幕層 434（如第 4D 圖）之後，始形成於導電層 640（導電層 440）之上。

綜上所述，本發明之柱狀銲接結構及其製程主要係在晶片之銲墊上形成一導電柱，並利用導電柱來墊高晶片與基板之間的距離，再利用形成於導電柱之頂面的銲料塊來

（請先閱讀背面之注意事項再填寫本頁）

裝

訂

線

五、發明說明(18)

接合導電柱及基板上之接合墊，與習知之球狀凸塊相較之下，本發明之柱狀鐸接結構將可提供較小的接點間距。此外，鐸料塊之外形可為柱狀、球狀或半球狀等型態。值得注意的是當鐸料塊為一鐸料柱時，第三實施例係藉由控制鐸料柱之外徑及長度，故於覆晶封裝製程中，將更容易使得晶片之柱狀鐸料結構的鐸料柱對應伸入於用以暴露出接合墊的開口之內，並使得鐸料柱之頂面接觸於接合墊上，故開口之孔徑可進一步縮小，因而縮短基板之相鄰接合墊的間距，並縮短晶片之相鄰接合墊的間距。

此外，由於本發明之柱狀鐸接結構係利用柱狀鐸接結構之鐸料塊於迴鐸熔融後，用以將導電柱與接合墊相接合，可省略習知之預先形成一低熔點鐸料於基板之接合墊上或凸塊之表面上的步驟，故可有效降低製作基板之成本，進而降低覆晶封裝製程之成本。

另外，習知係利用高溫迴鐸將凸塊球狀化，卻也同時在凸塊表面形成過多的氧化物，造成凸塊與接合墊之接合結構不良，然而本發明係將鐸料塊形成於導電柱之頂面，並可不經迴鐸將鐸料塊球狀化，或以相對較低的迴鐸溫度來球狀化鐸料塊，使得鐸料塊之表面將不致被過度氧化，故在後續製程中，造成鐸料塊於熔融後將導電柱及接合墊相接合之後，將可在導電柱與接合墊之間形成較佳的接合結構，因而提供晶片與基板之間良好的電性連接，進而提升覆晶封裝製程之良率。

雖然本發明已以三較佳實施例揭露如上，然其並非用

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(19)

以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

1. 一種柱狀銲接結構，適用於配置在一晶片上，其中該晶片具有至少一銲墊，該柱狀銲接結構至少包括：

一導電柱，配置於該晶片之該銲墊上；以及

一銲料塊，配置於該導電柱上，其中該銲料塊之熔點係低於該導電柱之熔點。

2. 如申請專利範圍第 1 項所述之柱狀銲接結構，其中該銲墊係為該晶片之原有銲墊。

3. 如申請專利範圍第 1 項所述之柱狀銲接結構，其中該晶片具有一重配置線路層，而該銲墊係由該重配置線路層所構成。

4. 如申請專利範圍第 1 項所述之柱狀銲接結構，其中該銲料塊係為一銲料球。

5. 如申請專利範圍第 1 項所述之柱狀銲接結構，其中該銲料塊係為一銲料柱。

6. 如申請專利範圍第 5 項所述之柱狀銲接結構，其中該銲料柱之外徑可小於該導電柱之外徑。

7. 如申請專利範圍第 1 項所述之柱狀銲接結構，其中該導電柱之材質係選自於由錫、鉛、銅、金、銀、鋅、鉍、鎂、銻、銻、該等之組合及該等之合金所組成族群中的一種材質。

8. 如申請專利範圍第 1 項所述之柱狀銲接結構，其中該銲料塊之材質係選自於由錫、鉛、銅、金、銀、鋅、鉍、鎂、銻、銻、該等之組合及該等之合金所組成族群中的一種材質。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

9. 如申請專利範圍第 1 項所述之柱狀銲接結構，更包括一球底金屬層，其配置介於該導電柱及該銲墊之間。

10. 如申請專利範圍第 1 項所述之柱狀銲接結構，更包括一過渡層，其配置介於該導電柱及該銲料塊之間。

11. 如申請專利範圍第 10 項所述之柱狀銲接結構，其中該過渡層係至少由一導電層所構成。

12. 一種柱狀銲接結構製程，適用於製作至少一柱狀銲接結構在一晶圓上，其中該晶圓具有一主動表面及至少一銲墊，而該銲墊係配置於該主動表面之上，該柱狀銲接結構製程至少包括：

全面性形成一球底金屬層於該晶圓之該主動表面上，並覆蓋該銲墊；

形成圖案化之一罩幕層於該球底金屬層上，且該第一罩幕層具有至少一開口，其對應該銲墊之位置而暴露出部分該球底金屬層；

填入一導電材料於該開口之內，而形成至少一導電柱於該球底金屬層上，且該導電材料並未填滿該開口；

填入一銲接材料於該開口之內，而形成至少一銲料柱於該導電柱之頂面上，其中該銲接材料之熔點係低於該導電材料之熔點；以及

移除該罩幕層及位於該導電柱之下方以外的部分該球底金屬層，而保留位於該導電柱之下方的部分該球底金屬層，其中保留之部分該球底金屬層、該導電柱及該銲料柱係構成該柱狀銲接結構。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

13. 如申請專利範圍第 12 項所述之柱狀銲接結構製程，其中該銲墊係為該晶圓之原有銲墊。

14. 如申請專利範圍第 12 項所述之柱狀銲接結構製程，其中該晶圓具有一重配置線路層，而該銲墊係由該重配置線路層所構成。

15. 如申請專利範圍第 12 項所述之柱狀銲接結構製程，在移除該罩幕層及部分球底金屬層之後，更包括進行一迴銲步驟，使得該銲料柱熔融後形成一銲料塊。

16. 如申請專利範圍第 12 項所述之柱狀銲接結構製程，其中填入該導電材料於該第一開口之內的方法包括電鍍。

17. 如申請專利範圍第 12 項所述之柱狀銲接結構製程，其中填入該銲接材料於該第一開口之內的方法包括電鍍及印刷其中之一。

18. 如申請專利範圍第 12 項所述之柱狀銲接結構製程，其中在形成該導電柱之後，且形成該銲料柱之前，更包括形成一過渡層於該導電柱之頂面，使得該銲料柱係形成於該過渡層上。

19. 如申請專利範圍第 18 項所述之柱狀銲接結構製程，其中該過渡層係至少由一導電層所構成。

20. 如申請專利範圍第 12 項所述之柱狀銲接結構製程，其中該導電材料係選自於由錫、鉛、銅、金、銀、鋅、銻、鎂、銻、銻、該等之組合及該等之合金所組成族群中的一種材質。

六、申請專利範圍

21. 如申請專利範圍第 12 項所述之柱狀銲接結構製程，其中該銲接材料係選自於由錫、鉛、銅、金、銀、鋅、鉍、鎂、銻、銦、該等之組合及該等之合金所組成族群中的一種材質。

22. 如申請專利範圍第 12 項所述之柱狀銲接結構製程，其中該罩幕層之材質包括光阻。

23. 如申請專利範圍第 12 項所述之柱狀銲接結構製程，其中形成圖案化之該罩幕層的方法包括先全面性形成一光阻層於該球底金屬層之上，接著圖案化該光阻層而形成圖案化之該罩幕層。

24. 如申請專利範圍第 23 項所述之柱狀銲接結構製程，其中圖案化該光阻層的方法包括曝光顯影。

25. 一種柱狀銲接結構製程，適用於製作至少一柱狀銲接結構在一晶圓上，其中該晶圓具有一主動表面及至少一銲墊，而該銲墊係配置於該主動表面之上，該柱狀銲接結構製程至少包括：

全面性形成一球底金屬層於該晶圓之該主動表面上，並覆蓋該銲墊；

形成圖案化之一罩幕層於該球底金屬層上，且該第一罩幕層具有至少一開口，其對應該銲墊之位置而暴露出部分該球底金屬層；

填入一導電材料於該開口之內，而形成至少一導電柱於該球底金屬層上，且該導電材料並未填滿該開口；

移除該罩幕層及位於該導電柱之下方以外的部分該球

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

底金屬層，而保留位於該導電柱之下方的部分該球底金屬層；

形成一銲料球於該導電柱之頂面，其中保留之部分該球底金屬層、該導電柱及該銲料柱係構成該柱狀銲接結構。

26. 如申請專利範圍第 25 項所述之柱狀銲接結構，其中該銲墊係為該晶圓之原有銲墊。

27. 如申請專利範圍第 25 項所述之柱狀銲接結構，其中該晶圓具有一重配置線路層，而該銲墊係由該重配置線路層所構成。

28. 如申請專利範圍第 25 項所述之柱狀銲接結構製程，其中填入該導電材料於該第一開口之內的方法包括電鍍。

29. 如申請專利範圍第 25 項所述之柱狀銲接結構製程，其中在形成該導電柱之後，且形成該銲料球之前，更包括形成一過渡層於該導電柱之頂面，使得該銲料球係形成於該過渡層上。

30. 如申請專利範圍第 29 項所述之柱狀銲接結構製程，其中該過渡層係至少由一導電層所構成。

31. 如申請專利範圍第 25 項所述之柱狀銲接結構製程，其中該導電材料係選自於由錫、鉛、銅、金、銀、鋅、鉍、鎂、銻、銻、該等之組合及該等之合金所組成族群中的一種材質。

32. 如申請專利範圍第 25 項所述之柱狀銲接結構製

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

程，其中該鐸料球之材質係選自於由錫、鉛、銅、金、銀、鋅、鈹、鎂、銻、銮、該等之組合及該等之合金所組成族群中的一種材質。

33. 如申請專利範圍第 25 項所述之柱狀鐸接結構製程，其中該罩幕層之材質包括光阻。

34. 如申請專利範圍第 25 項所述之柱狀鐸接結構製程，其中形成圖案化之該罩幕層的方法包括先全面性形成一光阻層於該球底金屬層之上，接著圖案化該光阻層而形成圖案化之該罩幕層。

35. 如申請專利範圍第 34 項所述之柱狀鐸接結構製程，其中圖案化該光阻層的方法包括曝光顯影。

36. 一種柱狀鐸接結構，適用於配置在一晶片上，使得該晶片可翻覆連接至一基板，其中該晶片具有至少一鐸墊，且該基板具有一基板表面、圖案化之一鐸罩層及至少一接合墊，而該鐸罩層及該接合墊均配置於該基板表面，且該鐸罩層具有至少一開口，其暴露出該接合墊，該柱狀鐸接結構至少包括：

一導電柱，配置於該晶片之該鐸墊上；以及

一鐸料柱，配置於該導電柱上，其中該鐸料柱之外徑係小於等於該開口之孔徑，而該鐸料柱之長度係大於等於該開口之深度，且該鐸料柱之熔點係低於該導電柱之熔點。

37. 如申請專利範圍第 36 項所述之柱狀鐸接結構，其中該鐸墊係為該晶片之原有鐸墊。

六、申請專利範圍

38. 如申請專利範圍第 36 項所述之柱狀鐸接結構，其中該晶片具有一重配置線路層，而該鐸墊係由該重配置線路層所構成。

39. 如申請專利範圍第 36 項所述之柱狀鐸接結構，其中該導電柱之材質係選自於由錫、鉛、銅、金、銀、鋅、鉍、鎂、銻、銮、該等之組合及該等之合金所組成族群中的一種材質。

40. 如申請專利範圍第 36 項所述之柱狀鐸接結構，其中該鐸料柱之材質係選自於由錫、鉛、銅、金、銀、鋅、鉍、鎂、銻、銮、該等之組合及該等之合金所組成族群中的一種材質。

41. 如申請專利範圍第 36 項所述之柱狀鐸接結構，更包括一球底金屬層，其配置介於該導電柱及該鐸墊之間。

42. 如申請專利範圍第 36 項所述之柱狀鐸接結構，更包括一過渡層，其配置介於該導電柱及該鐸料塊之間。

43. 如申請專利範圍第 42 項所述之柱狀鐸接結構，其中該過渡層係至少由一導電層所構成。

44. 一種柱狀鐸接結構製程，適用於製作至少一柱狀鐸接結構在一晶圓上，其中該晶圓具有一主動表面及至少一鐸墊，而該鐸墊係配置於該主動表面上，該柱狀鐸接結構製程至少包括：

全面性形成一球底金屬層於該晶圓之該主動表面，並覆蓋該鐸墊；

形成圖案化之一第一罩幕層於該球底金屬層上，而該

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

第一罩幕層具有至少一第一開口，其對應該銲墊之位置而暴露出部分該球底金屬層；

填入一導電材料於該第一開口之內，而形成至少一導電柱，其位於該球底金屬層上；

形成圖案化之一第二罩幕層於該第一罩幕層上，且該第二罩幕層具有至少一第二開口，其暴露出該導電柱之頂面；

填入一銲接材料於該第二開口之內，而形成至少一銲料柱，其位於該導電柱之頂面上，其中該銲接材料之熔點係低於該導電材料之熔點；以及

移除該第一罩幕層、該第二罩幕層及位於該導電柱之下方以外的部分該球底金屬層，並保留位於該導電柱之下方的部分該球底金屬層，其中保留之部分該球底金屬層、該導電柱及該銲料柱係構成該柱狀銲接結構。

45. 如申請專利範圍第 44 項所述之柱狀銲接結構製程，其中該銲墊係為該晶圓之原有銲墊。

46. 如申請專利範圍第 44 項所述之柱狀銲接結構製程，其中該晶圓具有一重配置線路層，而該銲墊係由該重配置線路層所構成。

47. 如申請專利範圍第 44 項所述之柱狀銲接結構製程，其中填入該導電材料於該第一開口之內的方法包括電鍍。

48. 如申請專利範圍第 44 項所述之柱狀銲接結構製程，其中填入該銲接材料於該第二開口之內的方法包括電

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

鍍。

49. 如申請專利範圍第 44 項所述之柱狀銲接結構製程，其中在形成該導電柱之後，且形成該銲料柱之前，更包括形成一過渡層於該導電柱之頂面，使得該銲料柱係形成於該過渡層上。

50. 如申請專利範圍第 49 項所述之柱狀銲接結構製程，其中該過渡層係至少由一導電層所構成。

51. 如申請專利範圍第 44 項所述之柱狀銲接結構製程，其中該導電材料係選自於由錫、鉛、銅、金、銀、鋅、鉍、鎂、銻、銮、該等之組合及該等之合金所組成族群中的一種材質。

52. 如申請專利範圍第 44 項所述之柱狀銲接結構製程，其中該銲接材料係選自於由錫、鉛、銅、金、銀、鋅、鉍、鎂、銻、銮、該等之組合及該等之合金所組成族群中的一種材質。

53. 如申請專利範圍第 44 項所述之柱狀銲接結構製程，其中該第一罩幕層之材質包括光阻。

54. 如申請專利範圍第 44 項所述之柱狀銲接結構製程，其中形成圖案化之該第一罩幕層的方法包括先全面性形成一光阻層於該球底金屬層之上，接著圖案化該光阻層而形成圖案化之該第一罩幕層。

55. 如申請專利範圍第 54 項所述之柱狀銲接結構製程，其中圖案化該光阻層的方法包括曝光顯影。

56. 如申請專利範圍第 44 項所述之柱狀銲接結構製

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

程，其中該第二罩幕層之材質包括光阻。

57. 如申請專利範圍第 44 項所述之柱狀銲接結構製程，其中形成圖案化之該第二罩幕層的方法包括先全面性形成一光阻層於該第一罩幕層之上，接著圖案化該光阻層而形成圖案化之該第二罩幕層。

58. 如申請專利範圍第 57 項所述之柱狀銲接結構製程，其中圖案化該光阻層的方法包括曝光顯影。

59. 一種覆晶封裝製程，適用於將一晶片連接至一基板，其中該晶片具有至少一主動表面及一銲墊，而該銲墊係配置於該主動表面上，並且該基板具有一基板表面、圖案化之一銲罩層及一接合墊，而該銲罩層及該接合墊均配置於該基板之該基板表面，且該銲罩層具有至少一開口，而該開口係暴露出該接合墊，該覆晶封裝製程至少包括：

形成一柱狀銲接結構於該晶片之該銲墊上，其中該柱狀銲接結構係至少由一導電柱及一銲料塊所構成，而該導電柱之底面係配置於該銲墊上，且該銲料塊之底面係配置於該導電柱之頂面上，並且該銲料塊之熔點係低於該導電柱之熔點；

將該晶片之該主動表面翻面朝向該基板之該基板表面，並使該銲料塊之頂面接觸該接合墊；以及

進行一迴銲步驟，使得該銲料塊熔融之後接合該導電柱及該接合墊。

60. 如申請專利範圍第 59 項所述之覆晶封裝製程，其中該銲墊係為該晶片之原有銲墊。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

61. 如申請專利範圍第 59 項所述之覆晶封裝製程，其中該晶片具有一重配置線路層，其配置於該晶片之該主動表面之上，而該鐳墊係由該重配置線路層所構成。

63. 如申請專利範圍第 59 項所述之覆晶封裝製程，其中該導電柱之材質係選自於由錫、鉛、銅、金、銀、鋅、鉍、鎂、銻、銻、該等之組合及該等之合金所組成族群中的一種材質。

64. 如申請專利範圍第 59 項所述之覆晶封裝製程，其中該鐳料塊之材質係選自於由錫、鉛、銅、金、銀、鋅、鉍、鎂、銻、銻、該等之組合及該等之合金所組成族群中的一種材質。

65. 如申請專利範圍第 59 項所述之覆晶封裝製程，其中該鐳料塊係為一鐳料柱。

66. 如申請專利範圍第 65 項所述之覆晶封裝製程，其中該鐳料柱之外徑係小於等於該開口之孔徑。

67. 如申請專利範圍第 66 項所述之覆晶封裝製程，其中該鐳料柱之長度係大於等於該開口之深度。

68. 如申請專利範圍第 59 項所述之覆晶封裝製程，其中該柱狀鐳接結構更包括一球底金屬層，其配置介於該導電柱及該鐳墊之間。

69. 如申請專利範圍第 59 項所述之覆晶封裝製程，更包括一過渡層，其配置介於該導電柱及該鐳料塊之間。


70. 如申請專利範圍第 69 項所述之覆晶封裝製程，其中該過渡層係至少由一導電層所構成。

(請先閱讀背面之注意事項再填寫本頁)


裝

訂


線




第 1A 圖




第 1B 圖




第 2A 圖




第 2B 圖




第 2C 圖




第2D圖




第2E圖




8676TW




第3A圖




第2B圖




第3C圖




第3D圖




第3E圖




第4A圖




第4B圖




第4C圖




第4D圖




第4E圖




第4F圖




第5A圖




第5B圖




第 5C 圖




第 6A 圖




第 6B 圖



第 6C 圖



第 6D 圖



第 6E 圖